Gharan และ Khan (2014) ได้ทำงานวิจั

Gharan และ Khan (2014) ได้ทำงานวิจัยในการแก้ปัญหาทางเดินบนชิบโดยทำการออกแบบอินพุทพอร์ตป้อนพอร์ตที่ใช้ระบบช่องสัญญาณเสมือน (Virtual Channel: VC) คงที่เข้าไป แต่ปรับให้เหมาะสม ด้วยวิธีการเดินทางทั้งแบบอนุกรมและแบบขนาน ซึ่งจะให้สัญญาณผ่านเข้าแบบ FIFO เพื่อปรับปรุงและวัดประสิทธิภาพของ NoC (Network-on-Chip) เช่นอัตราความเร็ว ประโยชน์แฝงและบัฟเฟอร์ โดยใช้ฮาร์ดแวร์ที่มีประสิทธิภาพ และทำการเปรียบเทียบเทียบค่าใช้จ่ายกับระบบ VC แบบเดิมพบว่าการออกแบบอินพุทพอร์ตป้อนพอร์ตที่ใช้ระบบช่องสัญญาณเสมือน (Virtual Channel: VC) กินพื้นที่น้อยกว่า 8% และ 9% พลังงานน้อยลงเมื่อเทียบกับเร้าเตอร์ทั่วไปที่ได้รับการยืนยันโดยผลการสังเคราะห์ และในการจราจรที่ผ่าน 19% และ 23% ของ VC แบบเดิม ซึ่งการปรับปรุงจากการออกแบบพื้นที่จะลดลง 5% และพลังงานจะลดลง 4%

ผลลัพธ์ (อังกฤษ) 1:

Gharan (2014) and Khan have done research in solving the corridor on chip design made the output badoi thopa tapon virtual channel system ports (Virtual Channel: VC) constant access optimization. How to travel to both serial and parallel, which gives a signal to pass through the FIFO to improve and measure the performance of the NoC (Network-on-Chip), for example, the rate of speed. Passive benefits and the buffer using the powerful hardware and do the comparison against the expense of the original VC system found that the design of the output port using thopa tapon channel virtual (Virtual Channel: VC), eating areas, less than 8% and 9% less power when compared to a typical features that have been confirmed by the synthesis of results and passed the 19% in traffic and 23% of the original VC, which updates from the design space will be reduced to 5% and 4% of the energy is reduced.

ผลลัพธ์ (อังกฤษ) 2:

Gharan and Khan (2014) has researched the corridor chip solutions, designs input ports, input ports using virtual channels (Virtual Channel: VC), but the constant optimization. With both serial and parallel travel. This will give a signal through the FIFO to improve and measure the performance of NoC (Network-on-Chip) as speed. Potential benefits and buffers The powerful hardware And compare the cost with VC original was designed input port, enter the port channels and virtual (Virtual Channel: VC) eat less than 8% and 9% less power compared to us. Peter who was confirmed by the results of the synthesis. And in traffic at 19% and 23% of VC, which updates the original design capacity will be reduced by 5% and power consumption is reduced by 4%.

ผลลัพธ์ (อังกฤษ) 3:

And Gharan Khan (2014) study in solving the on chip the design input port to enter the port used virtual channel system (Virtual Channel:VC) fixed inside, but the optimization. By means of travel for both series and parallel. Which signal through into FIFO to improve and measure the performance of NoC (Network-on-Chip), such as the rate of speed, benefit and passive buffer.Compare compared with traditional cost system VC found that the design input port to enter the port system using virtual channels (Virtual. Channel:VC) eat less 8% 9% area and less energy compared with the router general was confirmed by the synthesis, and the traffic in and through the 19% 23%. VC originally, which updates from design space is reduced 5%.4%.