POWER PC (POWER4,5,6)POWER เป็นคำย่

POWER PC (POWER4,5,6)

POWER เป็นคำย่อมาจาก Performance Optimized With Enhanced RISC ซึ่งทาง IBM
ได้ออกแบบระบบ POWER ในลักษณะที่เป็นสถาปัตยกรรมระบบขนาดใหญ่และมีความซับซ้อนมากแต่ก็ยังไม่สามารถเรียกได้ว่า POWER เป็นไมโครโพรเซสเซอร์ตัวหนึ่งเพราะถ้าจะนำ POWER มาประยุกต์เป็นชิปแล้วนั้น จะต้องใช้ชิปจำนวนมาก จนกระทั่งทาง IBM ได้ร่วมมือกับทางบริษัท MOTOROLA เพื่อพัฒนา POWER ให้เป็น PowerPC ซึ่งพอจะเรียกได้ว่า เป็นชิปไมโครโพรเซสเซอร์ตัวหนึ่ง





สถาปัตยกรรม POWER PC สนับสนุนซอฟต์แวร์หลายรูปแบบ

สังเกตว่าเป้าหมายของสถาปัตยกรรม PowerPC ยังคงเก็บรักษาการประยุกต์ใช้งานในหลายรูปแบบเช่น โปรแกรมประยุกต์ในแมคอินทอช โปรแกรมประยุกต์ใน A/X หรือ ระบบยูนิกซ์ อื่นๆ ด้วยเหตุผลของความร่วมมือ การสร้างชิประหว่างโมโตโรลาและไอบีเอ็มนี้เองทำให้โมโตโรลา ลดการเน้นกิจกรรมบนชิป 88110 ซึ่งเป็น RISC ของตนเอง แต่โมโตโรลาก็ยังคงสร้างต่อ โดยเสนอเงื่อนไขข้อตกลงกับบริษัทผลิตรถยนต์ในอเมริกาที่จะใช้ชิป RISC ของตนมาพัฒนาระบบควบคุมในรถยนต์ แต่ยังคงให้ความร่วมมือกับไอบีเอ็มที่จะพัฒนาชิป PowerPC โดยใช้สถาปัตยกรรมบางอย่างที่มาจากตระกูล 88110 และเน้นการเชื่อมโยงต่อเนื่องของเทคโนโลยีทั้งสองเข้าด้วยกันสถาปัตยกรรม POWER ไอบีเอ็มออกแบบระบบ POWERในลักษณะที่เป็นสถาปัตยกรรมระบบขนาดใหญ่และมีความซับซ้อน จนบางครั้งยากจะกล่าวว่าเป็นไมโครโพรเซสเซอร์ เพราะหากประยุกต์เป็นชิปจะต้องใช้ชิปจำนวนมาก แต่เมื่อร่วมมือกับโมโตโรลาแล้ว POWER PC เป็นระบบที่ใช้เพียงชิปเดียวจึงพอจะเรียกได้ว่า เป็นไมโครโพรเซสเซอร์ได้เต็มปาก สถาปัตยกรรม POWER ได้รับการพัฒนาและนำออกสู่ตลาดมาตั้งแต่ก่อนปีพ.ศ. 2533 โดยมีพัฒนาการก่อนหน้าชิป SPARC หรือ MIPS4000 ถึงสองปี โครงสร้างพื้นฐานเดิมของสถาปัตยกรรม POWERที่นำมาใช้สร้างเป็น RS/6000 ต้องใช้ชิปหลายตัว โดยมีโครงสร้างแยกเป็นชิปย่อยๆ และทำหน้าที่ต่างๆ กัน ในยุคแรกใช้ชิปรวมกันเป็น RS/6000 ถึง 7 ตัว ประกอบด้วย
8 FXU : Fixed Point Unit
8 FPU : Floating Point Unit
8 ICU : Instruction Cache Unit


โครงสร้างสถาปัตยกรรม POWER ที่รวมกันเป็น RS/6000
ในหน่วยของชิป DCU นี้มีถึง 4 ตัวและถ้าจะรวมเป็นระบบที่สมบูรณ์จะต้องใช้ชิปเพิ่มเติมอีก คือ SCU : Storage Control Unit และ IOU : I/O Unit ซึ่งทำหน้าที่เชื่อมต่อกับอุปกรณ์ประกอบร่วมภายนอก เนื่องจากความซับซ้อนของสถาปัตยกรรม POWER จึงต้องใช้จำนวนทรานซิสเตอร์สูงมาก มีการแบ่งเป็นชิปย่อย 7 ชิป แต่ละชิปเทคโนโลยี 1 ไมครอนและใช้ทรานซิสเตอร์ประมาณ 1 ล้านตัวแสดงรายละเอียดของชิปแต่ละตัวที่ประกอบร่วมกันเป็น RS/6000 ซึ่งต้องใช้พื้นที่ชิ้นซิลิกอนรวมกันถึงขนาด 2 ตารางนิ้วและมีทรานซิสเตอร์รวมกันถึง 6.9 ล้านตัว นับเป็นซีพียูที่ใช้ทรานซิสเตอร์จำนวนมากและ มากกว่าชิปไมโครโพรเซสเซอร์อื่นๆ ที่มีในยุคเดียวกัน (80486 หนึ่งตัวใช้ทรานซิสเตอร์ 1.2 ล้านตัว ซึ่งพอๆ กับจำนวนที่ใช้ในชิป DCU เพียงหนึ่งชิป)
ชิปที่ประกอบเป็น RS/6000
โครงสร้างของการเชื่อมโยงระบบแต่ละชิปเป็นแบบ 32 บิต การใช้ DCU ทั้งหมด 4 ชิป ทำให้สร้างแคชสำหรับข้อมูลได้ 64 กิโลไบต์ โดยมีการเชื่อมโยงข้อมูลเข้าสู่ระบบเพื่อประมวลผลพร้อมกันได้ถึง 128 ไบต์ และหน่วยความจำที่ต่อใช้เป็นหน่วยความจำแบบ ECC คือสามารถตรวจสอบความผิดพลาดและแก้ไขได้ และสำหรับ ICU มีหน่วยความจำแคชสำหรับคำสั่ง 8 กิโลไบต์ โครงสร้างการเชื่อมต่อบัสระหว่างชิป











การเชื่อมต่อบัสระหว่างชิปภายในซีพียู

โครงสร้างของ RS/6000 จึงมีการทำงานแบบใช้หน่วยคำนวณทั้งแบบเลขจำนวนเต็มและเลขจำนวนจริงได้พร้อมๆ กัน เราเรียกการใช้ ALU มากกว่าหนึ่งตัวนี้ว่าเป็นแบบซูเปอร์สเกลาร์การดำเนินการในหน่วยแคชคำสั่ง (ICU) จะดึงคำสั่งมาแยกส่งการทำงานทั้งในส่วน FPU และ FXU ได้พร้อมกัน จึงทำให้แต่ละไซเกิลทำงานได้มากกว่าหนึ่งคำสั่งแต่ละคำสั่งที่ทำงาน FPU และ FXU จะรับข้อมูลการ DCU มาประมวลผล การรับข้อมูลจาก DCU นี้ สามารถรับข้อมูลมาประมวลผลแบบเลขจำนวนจริงได้ถึง 64 บิต จึงทำให้การประมวลผลเชิงตัวเลขทำงานได้ดีขึ้น

ผลลัพธ์ (อังกฤษ) 1:

POWER PC (POWER4,5,6)POWER is an acronym derived from Performance Optimized With Enhanced RISC, the IBM. POWER systems are designed in such a way that the system architecture is big and very complicated, but it is not yet known as the POWER microprocessor, one of the leading POWER is because if their application is, then it must use many chips until the way IBM has partnered with MOTOROLA to develop a POWER company as the PowerPC, which is known as one of the processor chip pamaikhro. POWER PC architecture supports multiple software formats. สังเกตว่าเป้าหมายของสถาปัตยกรรม PowerPC ยังคงเก็บรักษาการประยุกต์ใช้งานในหลายรูปแบบเช่น โปรแกรมประยุกต์ในแมคอินทอช โปรแกรมประยุกต์ใน A/X หรือ ระบบยูนิกซ์ อื่นๆ ด้วยเหตุผลของความร่วมมือ การสร้างชิประหว่างโมโตโรลาและไอบีเอ็มนี้เองทำให้โมโตโรลา ลดการเน้นกิจกรรมบนชิป 88110 ซึ่งเป็น RISC ของตนเอง แต่โมโตโรลาก็ยังคงสร้างต่อ โดยเสนอเงื่อนไขข้อตกลงกับบริษัทผลิตรถยนต์ในอเมริกาที่จะใช้ชิป RISC ของตนมาพัฒนาระบบควบคุมในรถยนต์ แต่ยังคงให้ความร่วมมือกับไอบีเอ็มที่จะพัฒนาชิป PowerPC โดยใช้สถาปัตยกรรมบางอย่างที่มาจากตระกูล 88110 และเน้นการเชื่อมโยงต่อเนื่องของเทคโนโลยีทั้งสองเข้าด้วยกันสถาปัตยกรรม POWER ไอบีเอ็มออกแบบระบบ POWERในลักษณะที่เป็นสถาปัตยกรรมระบบขนาดใหญ่และมีความซับซ้อน จนบางครั้งยากจะกล่าวว่าเป็นไมโครโพรเซสเซอร์ เพราะหากประยุกต์เป็นชิปจะต้องใช้ชิปจำนวนมาก แต่เมื่อร่วมมือกับโมโตโรลาแล้ว POWER PC เป็นระบบที่ใช้เพียงชิปเดียวจึงพอจะเรียกได้ว่า เป็นไมโครโพรเซสเซอร์ได้เต็มปาก สถาปัตยกรรม POWER ได้รับการพัฒนาและนำออกสู่ตลาดมาตั้งแต่ก่อนปีพ.ศ. 2533 โดยมีพัฒนาการก่อนหน้าชิป SPARC หรือ MIPS4000 ถึงสองปี โครงสร้างพื้นฐานเดิมของสถาปัตยกรรม POWERที่นำมาใช้สร้างเป็น RS/6000 ต้องใช้ชิปหลายตัว โดยมีโครงสร้างแยกเป็นชิปย่อยๆ และทำหน้าที่ต่างๆ กัน ในยุคแรกใช้ชิปรวมกันเป็น RS/6000 ถึง 7 ตัว ประกอบด้วย8 FXU : Fixed Point Unit8 FPU : Floating Point Unit8 ICU : Instruction Cache UnitThe combined POWER architecture is a RS/6000.ในหน่วยของชิป DCU นี้มีถึง 4 ตัวและถ้าจะรวมเป็นระบบที่สมบูรณ์จะต้องใช้ชิปเพิ่มเติมอีก คือ SCU : Storage Control Unit และ IOU : I/O Unit ซึ่งทำหน้าที่เชื่อมต่อกับอุปกรณ์ประกอบร่วมภายนอก เนื่องจากความซับซ้อนของสถาปัตยกรรม POWER จึงต้องใช้จำนวนทรานซิสเตอร์สูงมาก มีการแบ่งเป็นชิปย่อย 7 ชิป แต่ละชิปเทคโนโลยี 1 ไมครอนและใช้ทรานซิสเตอร์ประมาณ 1 ล้านตัวแสดงรายละเอียดของชิปแต่ละตัวที่ประกอบร่วมกันเป็น RS/6000 ซึ่งต้องใช้พื้นที่ชิ้นซิลิกอนรวมกันถึงขนาด 2 ตารางนิ้วและมีทรานซิสเตอร์รวมกันถึง 6.9 ล้านตัว นับเป็นซีพียูที่ใช้ทรานซิสเตอร์จำนวนมากและ มากกว่าชิปไมโครโพรเซสเซอร์อื่นๆ ที่มีในยุคเดียวกัน (80486 หนึ่งตัวใช้ทรานซิสเตอร์ 1.2 ล้านตัว ซึ่งพอๆ กับจำนวนที่ใช้ในชิป DCU เพียงหนึ่งชิป)RS/6000 a chip The structure of the link system 32-bit chip for each model using the DCU chips make all 4 creating 64 KB data cache. By having a link to process logon information has reached 128 bytes of memory, and that memory is used per ECC is error detection, and can be solved for and a memory cache for ICU command, 8 KB. Bus connection structure between the chips.Bus connections between chips paphai in the CPU. The structure of the RS/6000 is calculated using the unit of work, either an integer and real numbers simultaneously, we use more than one ALU as a super scalar operation in instruction cache unit (ICU) to retrieve a command sent to work either in separate sections and at the same time, so FPU FXU makes each saikoen more than one work each command that runs the FPU and the DCU FXU subsequent processing. To get data from this data can be received by DCU forms processing up to 64-bit real number, thus making the numerical processing work better.

ผลลัพธ์ (อังกฤษ) 2:

POWER PC (POWER4,5,6) POWER The term stands for Performance Optimized With Enhanced RISC, which IBM has designed a system POWER in such a way that the architecture of large and complex, but it also can not be called POWER microprocessor, one that will bring the POWER source. the chip is then applied It requires a lot of chips until the IBM has partnered with the company to develop MOTOROLA POWER PowerPC, which is enough to be called. A one-chip microprocessor architecture POWER PC software supports multiple formats that target the PowerPC architecture still maintains applications in a variety of formats, such as. Application on Macintosh Application of A / X or UNIX other reasons of cooperation. The chip between Motorola and IBM itself makes Motorola. Reduction activities focused on RISC chips, which is 88 110 of its own, but Motorola also continues to build on. The proposed agreements with auto manufacturers in the US to use its RISC chip to develop control systems in cars. But also continue to cooperate with IBM to develop the PowerPC chip architecture used by some of the tribe of 88,110 and highlight the links of the two technologies together IBM's POWER architecture design. POWER architecture in a manner that is large and complex. It is sometimes difficult to say that a microprocessor. If the application is the chip will require a lot of chips. When partnered with Motorola and POWER PC is used only a single chip, thus it is called. A microprocessor can honestly POWER architecture has been developed and brought to market since last year.. 2533 has improved previous SPARC chip MIPS4000 or up to two years old infrastructure of architecture. POWER used to generate a RS / 6000 requires multiple chips. The structure consists of a small chip. And served in the early chip includes a RS / 6000 to 7 contains 8 FXU: Fixed Point Unit 8 FPU: Floating Point Unit 8 ICU: Instruction Cache Unit POWER architecture is combined. RS / 6000 in units of chips, DCU is the fourth time and will include a complete system will require additional chips to the SCU: Storage Control Unit and IOU: I / O Unit, which serves to connect the components together outside. Due to the complexity of the POWER architecture, it requires a very high number of transistors. A separate chip sub 7 chips, each chip technology 1 micron transistors about one million displays details of each chip, which assembled the RS / 6000, which requires a piece of silicon combination of size 2 inches square. a total of 6.9 billion transistors and built a transistor that uses a lot of CPU and. More than any other microprocessor chips In the same period (80 486 one-transistor 1.2 million, as well as the number of chips in a single chip DCU) chip assemblies. RS / 6000 , the structure of links, each chip is 32 bits using DCU all four chip enables caching for data 64 times by linking the login information for simultaneous processing of up to 128 bytes and units. memory on a memory is ECC can detect errors and correct them and for ICU memory cache for the eight times the connection bus between the chip connecting bus between chips inside the CPUs. the structure of the RS / 6000 has a working unit calculates both integer and real number at the same time we call the ALU rather than one that is super-scalar execution units in the statement cache. (ICU) to pull orders separately submitted to both the FPU and FXU simultaneously, making each cycle run more than one command, each command that runs FPU and FXU will receive the DCU to process the information. this information comes from the DCU processing real number up to 64 bits, thereby making processing numerical work better.

ผลลัพธ์ (อังกฤษ) 3:

POWER PC (,, POWER4 5 6).POWER is an abbreviation from Performance Optimized With Enhanced RISC which IBM.System POWER such as system architecture, large and are very complicated, but it also can not be called a microprocessor POWER one because if the lead. POWER applied a chip that will require many chips until the IBM has partnered with the company to develop a MOTOROLA POWER PowerPC which is called a chip microprocessor one.Architecture POWER PC software support many formats.Notice that the goal of the architecture PowerPC still retain their applications in many forms such as Application in the Macintosh applications in A / X or other UNIX systems. By the reason of cooperation. The chip between Motorola and IBM, this makes Motorola reduce activities focus on chip 88110 which their RISC but Motorola still build. The present conditions and the car company in America to use the chips RISC their development ระบบควบคุมใน cars. But still cooperate with IBM to develop chips using architecture PowerPC something from 88110 family and highlight links the continuation of the technology the two together architecture. POWER IBM System Design POWER in a large and complex system architecture Sometimes difficult to said microprocessor. If the application is to use the chips, the chips But when cooperate with Motorola and POWER PC is a system using only a single chip and can be called. A microprocessor can count, architecture POWER developed and brought to market, since before the 2533 the development before the chip. SPARC or MIPS4000 to two years, infrastructure of original architecture POWER used to create a RS / 6000 to ใช้ชิ sleep several. The structure as a separate subsidiary chip. Functions and conditions. In the first use the chips together as RS / 6000 to 7, consisting of8 FXU: Fixed Point Unit.8 FPU: Floating Point Unit.8 ICU: Instruction Cache Unit.The architecture structure POWER coalesce into a RS / 6000.In units of chip DCU has to 4 and if will include a complete system will require additional chips is SCU: Storage Control Unit and IOU: I / O Unit which face.