RISC (Reduced Instuction Set Comput

RISC (Reduced Instuction Set Computer)
การใช้หน่วยความจำ
เน้นหลักการของการนำเอาชุดคำสั่งง่ายๆเพียงไม่กี่คำสั่ง(โดยทั่วไปไม่เกิน 128 คำสั่ง เช่น บวก ลบ คูณ หาร) มาประกอบรวมเข้าไว้ด้วยกัน 128 คำสั่ง มีค่าเท่ากับ 2 ยกกำลัง 6 หรือกล่าวคือใช้งานแค่ 6 บิต ในการเก็บค่าของชุดคำสั่ง ในการเก็บชุดคำสั่งจึง FIX CODE ไว้แค่ 6 เท่านั้น ซึ่งเกิดข้อเสีย คือ ถ้าหากคำสั่งที่ใช้งานใช้แค่ 1 บิต ก็ยังคงเก็บ 6 บิต ทำให้เกิดการสูญเสีย แต่เนื่องจากการเก็บข้อมูลของ RISC นี้เป็นลักษณะ FIX CODE จึงส่งผลให้การถอดรหัสรวดเร็ว เพราะชุดคำสั่งเท่ากันทุก Record
ประสิทธิภาพ
1.การทำงานจะทำได้เร็วกว่า CISC เพราะ RISC ประกอบด้วยคำสั่งง่ายๆ เช่น LOAD/STORE ใช้ในการโหลดข้อมูลเก็บไว้ในเรจิสเตอร์โดยตรงและให้เรจิสเตอร์ทำการประมวลผลจากนั้นค่อยเก็บไว้ในหน่วยความจำ (โดยทั่วไปการทำงานของคอมพิวเตอร์เรียงลำดับความเร็ว มีดังต่อไปนี้ CPU REGISTER MEMORY DISK )
2.เนื่องจากการเข้ารหัสชุดคำสั่งเป็นลักษณะ FIX-ENCODING จึงง่ายต่อการถอดรหัส
3.ในสถาปัตยกรรมแบบ RISC มีเรจิสเตอร์จำนวนมากจึงทำให้การทำงานโดยรวมรวดเร็ว
4.การใช้งานคำสั่งง่ายๆ ของ RISC นี้ บางคำสั่งใช้เวลา(วงรอบสัญญาณนาฬิกา) ไม่ถึง 1 สัญญาณนาฬิกา จึงส่งผลให้ทำงานได้รวดเร็ว
การสนับสนุนของคอมไพเลอร์
ใน RISC นั้นมีคำสั่งประมาณ 128 คำสั่ง แนบมากับซีพียู และอนุญาตให้ใช้งานคำสั่งประเภท LOAD/STORE ที่นำข้อมูลจากหน่วยความจำไปทำกับเรจิสเตอร์โดยตรง ซึ่งทำให้การทำงานโดยรวดเร็วกว่า จากจุดนี้เองในการใช้งานในส่วนของคำสั่งที่ซับซ้อน อาจต้องใช้คำสั่งในตัวคอมไพเลอร์มาใช้งานมากกว่า RISC เพราะ RISC เน้นหลักการทำงานของชุดคำสั่งที่ง่ายๆ แต่รวดเร็ว ดังนั้นคำสั่งยากๆ จึงโยนให้เป็นหน้าที่ของตัวคอมไพเลอร์แทน

ผลลัพธ์ (อังกฤษ) 1:

RISC (Reduced Instuction Set Computer)Memory usage.The main focus of the series, bringing in just a few simple commands commands (typically no more than 128 commands, such as add, subtract, multiply, divide) comes together command 128. Is equal to 2 raised to 6 or 6-bit implementations, that is in charge of the command in the batch command set, so keep the FIX CODE 6 which only downside is if you use a command that uses storing 1-bit, 6-bit, it still causes the loss of retention, but because this is a RISC style CODE FIX, fast decoder, because the same routine every Record?Performance1. the work is done faster than CISC because it contains simple commands such as RISC LOAD/STORE used to load stored data in Regina Regina, Webster and Webster doing the processing, and then rarely stored in memory (typically, the computer sorts speed CPU REGISTER has the following MEMORY DISK).2. because the encryption routine is characterized by FIX-ENCODING so easy to crack.3. in the RISC architecture with many registers, allowing Torres to fast.4. use simple commands of this command takes some RISC (clock cycles) is less than 1, the clock runs fast.Compiler supportIn it there are approximately 128 RISC command command attached to a PC and allow the command type LOAD/STORE that data from memory to register directly with the registry, which makes the work faster. From this point on use of complex commands. May need to use the command in the active rather than RISC compiler because the main focus of the work RISC instruction set, but a simple, quick, no obscure commands, so therefore it is the duty of the cast, the compiler instead.

ผลลัพธ์ (อังกฤษ) 2:

RISC (Reduced Instuction Set Computer)
using memory
on the principle of bringing the routine a few simple commands (generally not more than 128 commands, such as addition, subtraction, multiplication, division) assembled together 128 orders. is equal to the power of two or six, is said to use only six bits to store the value of the routine. To store commands, so it just FIX CODE 6, which was the downside is that if the user uses only one bit, it still holds six bits causes the loss. However, due to the retention of RISC is characterized FIX CODE As a result, fast decoding. Because instructions as well. Record
performance
1. The work will be done faster because CISC RISC include simple commands like LOAD / STORE used to load data stored in registers and for directly registered on the processing and then stored in the unit. memory (By the computer sorting speed. Has the following CPU REGISTER MEMORY DISK)
2. Because instructions are encoded FIX-ENCODING look so easy to decipher
3. RISC architecture has registered on many makes quick work by
four. using a simple statement of RISC, some orders take (clock cycles) than one clock cycle, resulting in faster
support of compilers
in RISC has ordered about 128 orders attached. the CPU And allow the type LOAD / STORE data from the memory to the St. Regis directly. This makes the work faster. From the point of use on the part of the complex. May need to use the built-in compiler to use than because RISC RISC instruction set on the Functioning of the simple but fast, so order more difficult. Threw it to the compiler instead.